Дизайн-центр поддерживает заводы-производители в части разработки библиотек стандартных элементов, памяти. А так же в части адаптации систем автоматического проектирования (САПР) для разработки цифровых, аналоговых и смешанных микросхем (PDK).
Основные заказчики и потребители разработок, ориентированы на рынки телекоммуникационного оборудования, изделий авиационной и космической промышленности.
Специалисты дизайн-центра ведут разработки по всему циклу проектирования: от системного уровня до разработки топологии. Наша компетенция позволяет подключаться к работам заказчика на любом этапе маршрута проектирования.
В части контрактного проектирования дизайн-центр принимает заказ по следующим основным направлениям:

разработка СнК;
разработка аналоговых микросхем;
проектирование аналоговых и цифровых СФ-блоков, в том числе: встраиваемых АЦП, ЦАП, ФАПЧ, микропроцессорные ядра, аппаратные вычислители и различные интерфейсы;
проектирование библиотек стандартных элементов, памяти и PDK;
back-end дизайн;
разработка прототипов СФ блоков на ПЛИС;
модернизация элементной базы для серийной аппаратуры.
Все разработки выполняются в соответствии со стандартами Системы Менеджмента Качества (СМК).
Дизайн-центр оснащен современным оборудованием и средствами проектирования от ведущих мировых компаний – Cadence, Mentor Graphics и др.
Коллектив сотрудников пополняется молодыми специалистами из ведущих в области микроэлектроники ВУЗов страны: МИЭТ, МИФИ, МИРЭА и др.

Маршруты проектирования СБИС
Традиционный маршрут проектирования
На уровне регистровых передач RTL (Register Transfer Level) проводится верификация СнК в ранее созданной среде и верификация программного обеспечения на поведенческом (TL) описании СнК, разработка синтезопригодного описания (RTL), проверка реализуемости архитектуры на регистровом уровне. В случае отрицательного результата происходит возврат на изменение спецификации, в случае положительного переходим на этап синтеза.
На этапе синтеза формируются принципиальные схемы для прошивки ПЛИС и для реализации СнК в выбранном технологическом базисе. Далее проектирование системы продолжается двумя параллельными путями: отладка ПО на макете на основе ПЛИС и завершение проектирования СнК в кремнии. В случае отрицательного результата в части выполнения требований по динамике – возврат на общесистемный уровень для перераспределения функций между аппаратной и программной частями, в случае положительного – завершение отладки ПО на макете на основе ПЛИС и выпуск прототипов СнК по стандартному маршруту:

разработка тестопригодного СнК с оптимизацией по времени;
разработка промышленного теста;
сборка топологии всего СнК, включая разработанные ранее или приобретенные СФ блоки;
верификация общей топологии и выпуск прототипов;
выпуск рабочей конструкторской и технической документации;
проведение испытаний.

Преимущества использования данного подхода:
возможность создания СнК, аппаратуры и ПО, изначально адаптированных к требованиям системы и согласованных друг с другом;
разработка и отладка программного обеспечения, системы на кристалле и аппаратуры проводятся параллельно под контролем общесистемного уровня;
готовность средств тестирования, отладки, а также работоспособного прикладного и системного ПО и макета аппаратуры к моменту выпуска прототипов СнК;
обеспечение создания высококачественной системы в кратчайшие сроки.
Общий системный уровень ESL (Entire System Level) состоит из трех основных этапов: Service + Specification (спецификация системы), Message Level (уровень сообщений) и Transaction Level (уровень передач).

Указанный подход и соответствующие средства обеспечивают создание высококачественной системы в кратчайшие сроки.

Маршрут проектирования элементной базы для модернизации серийной аппаратуры
На уровне регистровых передач RTL (Register Transfer Level) проводится верификация модуля в ранее созданной среде (схема принципиальная электрическая в базисе ИС средней степени интеграции) и ранее используемыми тест-векторами для тестирования модулей в серийном производстве, разработка синтезопригодного описания (RTL) и Test banch в форматах выбранных САПР для проектирования ПЛИС, ASIC или БМК.
На этапе синтеза формируются принципиальные схемы для прошивки ПЛИС и для реализации ASIC или БМК в выбранном технологическом базисе. Далее проектирование системы может продолжаться двумя параллельными путями: прошивка ПЛИС и тестирование в составе аппаратуры или завершение проектирования ASIC/БМК в кремнии. В случае положительного результата – тестирование рабочим ПО на макете на основе ПЛИС или на основе ASIC/БМК.
Данный маршрут позволят в кратчайшие сроки и высоким качеством модернизировать серийную аппаратуру, отказаться от импортной ЭКБ или ЭКБ снятой с производства, улучшить показатели по массо-габаритам и энергопотреблению.

Производится на АО "НИИМА "Прогресс"